SRAM的结构和工作原理

ＳＲＡＭ电路通常由存储矩阵、地址译码器和读／写控制电路（也叫输入／输出电路）三部分组成，如图所示

存储矩阵由许多存储单元排列而成，每个存储单元能存储１位二值数据（１或０），在译码器和读／写电路的控制下，既可以写如１或０，又可以将存储的数据读出。

地址译码器一般都分成行地址译码器和列地址译码器两部分。行地址译码器将输入地址代码的若干位译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储单元；列地址译码器将输入地址译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号，从字线选中的一行存储单元中再选１位（或几位），使这些被选中的单元经读／写控制电路与输入／输出端接通，以便对这些单元进行读、写操作。

读／写控制电路用于对电路的工作状态进行控制。当读／写控制信号＝１时，执行读操作，将存储单元里的数据送到输入／输出端上。当＝０时，执行写操作，加到输入／输出端上的数据被写入存储单元中。图中的双向箭头表示一组可双向传输数据的导线，它所包含的导线数目等于并行输入／输出数据的位数。多数ＲＡＭ集成电路是用一根读／写控制线控制读／写操作的，但也有少数的ＲＡＭ集成电路是用两个输入端分别进行读和写控制的。

在读／写控制电路上都另设有片选输入端。当＝０时ＲＡＭ为正常工作状态；＝１时所有的输入／输出端均为高阻态，不能对ＲＡＭ进行读／写操作。

图７.３.２是一个１０２４*４位ＲＡＭ的实例——２１１４的结构框图。其中４０９６个存储单元排列成６４行*６４列的矩阵。１０位输入地址代码分成两组译码。　　Ａ３～Ａ６６位地址码加到行地址译码器上，用它的输出信号从６４行存储单元中选出指定的一行。另外４位地址码加到地址译码器上，利用它的输出信号再从已选中的一行里挑出要进行读／写的４个存储单元。

Ｉ／Ｏ１～Ｉ／Ｏ４既是数据输入端又是数据输出端。读／写操作在和信号的控制下进行。当＝０，且＝１时，读／写控制电路工作在读出状态。这时由地址译码器选中的４个存储单元中的数据北送到Ｉ／Ｏ１～Ｉ／Ｏ４。

当＝０，且＝０时，执行写入操作。这时读／写控制电路工作在写入工作状态，加到Ｉ／Ｏ１～Ｉ／Ｏ４输入端的输入数据便被写入指定的４个存储单元中去。

２１１４采用高速ＮＭＯＳ工艺制作，使用单一的＋５Ｖ电源，全部输入／输出逻辑电平均与ＴＴＬ电路兼容，完成一次读或写操作的时间为１００～２００s。

若令＝１，则所有的Ｉ／Ｏ端均处于禁止态，将存储器内部电路与外部连线隔离。因此，可以直接把Ｉ／Ｏ１～Ｉ／Ｏ４与系统总线相连，或将多片２１１４的输入／输出并联运用。